Как мы видим из рисунка, у JK-триггера пять входов и два выхода. Два входа вам могут быть уже знакомы. Такие входы имеет RS-триггер. Это вход S - служащий для установки триггера в единичное состояние (от Set - установить). И вход R - вход сброса (от Reset - сбросить). Аналогично RS-триггеру у JK-триггера имеется два выхода: прямой и инверсный. Для простоты дальнейшего повествования дадим им названия в соответствии с тем, как их название произносится:Все, описанные выше входы и выходы, работают точно так же, как и в самом RS-триггере. То есть для нормальной работы на них должен быть подан сигнал логической единицы. При поступлении сигнала логического нуля на вход S, триггер устанавливается в единичное состояние (это, когда на выходе Q - сигнал логической единицы, а на выходе Q - сигнал логического нуля). При поступлении на вход R сигнала логического нуля, триггер сбрасывается в нулевое состояние (на Q - ноль, а на Q - единица).
JK-триггер: А - временная диаграмма работы, Б - условное графическое обозначение, В - схема с четырмя ЛЭ И-НЕЛогика работы входов J, K и C такова: Если на входе J логическая единица, а на входе K - логический ноль, то по спаду синхроимпульса на входе C триггер установится в единичное состояние. Если на входе J - логический ноль, а на входе K - логическая единица, то по спаду синхроимпульса на входе C, триггер установится в нулевое состояние. В случае, когда и на входе J и на входе K логический ноль, то независимо от состояния сигнала на входе C состояние триггера не меняется. И последний режим работы, когда на обоих входах (J и K) присутствует сигнал логической единицы. В этом случае триггер работает в режиме делителя. Это означает, что при приходе каждого тактового импульса, по его заднему фронту состояние триггера меняется на противоположное. Единичное меняется на нулевое и наоборот.
Такое хитрое управление триггером позволяет иногда простым способом создавать схемы со сложной логикой работы. Для примера рассмотрим схему делителя на 10, собранную на JK-триггерах. Такой делитель по-другому называют декадным делителем или просто декадой.
Схема делителя на JK-триггерах Перед тем, как начать рассмотрение принципа работы схемы, хочу отметить, что на все свободные входы всех микросхем подается сигнал логического нуля (на схеме не показано). На вход схемы подается тактовые импульсы. На выходе получаем последовательность импульсов, частота которой в 10 раз ниже частоты входного сигнала. Вход "Уст 0" предназначен для начальной установки всех триггеров делителя в нулевое состояние. Рассмотрим подробнее работу схемы. При подаче на вход схемы импульсов с первого по восьмой, декада работает как обычный двоичный счетчик. К моменту подачи восьмого импульса на обоих входах элемента "И" формируется уровни логической единицы. Соответственно на его выходе так же появляется единица и поступает на вход J последнего триггера. В результате чего восьмым импульсом этот триггер переключается в единичное состояние и уровень логического нуля с его инверсного выхода, подаваемый на вход J второго триггера, запрещает его переключение в единичное состояние под действием девятого импульса. Десятый импульс восстанавливает нулевое состояние четвертого триггера, и цикл работы делителя повторяется. На следующем рисунке показаны сигналы на входе схемы и на выходах всех четырех его триггеров.
Временные диаграммы работы делителяhttp://www.mirmk.net
http://dfe3300.karelia.ru
2 комментария:
Так как при подаче "1" на входы J и K схема на четырёх логических элементах 2И-НЕ является генератором, а не счётным триггером (Т-триггером), как это должно быть в JK-тригерах, то эта схема JK-триггером не является.
И в схеме делителя тоже ошибка.
Отправить комментарий